3）擴散
本區的製造過程都在高溫中進行，又稱為「高溫區」，利用高溫給予物 質能量而產生運動，因為本區的機台大都為一根根的爐管，所以也有人稱為「爐管區」，每一根爐管都有不同的作用。
氧 化
影響熱氧化速率的因素:
1.反應氣體成分
2.溫度
3.晶向
4.晶片攙雜濃度
SiO2良好的絕緣特性導至矽半導體及MOS結構能夠盛行的主要原因.
第一個做出的是Ge半導體Ge(鍺)無良好的氧化物所以分展矽o
化合物半導體GaAS Inp常用在光電因會發光，n和p的濃度提高空乏區寬度變窄,因為技術愈來愈小由0.35到0.07要空乏區不碰到才行,所以要提高濃度o
倍率高:
TEM 穿透式 電子顯微鏡
SEM 掃瞄式 電子顯微鏡
熱(高溫)氧化:(Thermal oxidation)
1.乾氧: O2+si 一> sio2
2.濕氧: H2O + Si 一>sio2 + 2H2
成長速率:
CVD Sio2 >Wet Sio2 > DRY Sio2
品質
CVD Sio2 < Wet SIO2 < Dry Sio2
CVD Sio2:今屬間介電層
Wet Sio2:場氧化層
Dry Sio2:閘極氧化層
熱氧化層 <==> CVD 氧化層
高溫 900度 低溫 700~800 以下
結構緻密 HF去吃很慢 結構鬆散 HF去吃很快
高絕緣強度 低絕緣強度
4）薄膜
薄膜技術旨在開發應用於0.18微米以下，ULSI製程所需之成膜沈積技術，涵蓋金屬導線技術、介電層技術以及平坦化技術等三項子技術。以金屬導線技術而言，以銅導線沈積技術研發為主，依據半導體製程發展趨勢將開發高電漿密度物理性金屬沈積技術、電化學沈積技術以及化學氣相沈積技術。以介電層技術而言，主要分為先進介電值沈積技術及低介電常數薄膜成膜技術，先進介電質沈積技術為開發高密度電漿化學氣相沈積，介電質抗反射層氟摻雜玻璃蝕刻阻擋層等應用於0.18微米之介電層沈積技術；而低介電常數膜主要應用於高速元件傳遞延遲、功率消耗及干擾，本計畫將針對此新材料之成膜應用加以研究。平坦化技術主要開發化學機械研磨相關技術，針對金屬及介電質進行研磨及研磨後清潔技術之研發，並針對研磨終點檢測技術平坦化模擬、研磨後腐蝕及氧化之防治進行研究。
本區機器操作時，機器中都需要抽成真空，所以又稱之為真空區，真空區的機器多用來作沈積暨離子植入，也就是在Wafer上覆蓋一層薄薄的薄膜，所以稱之為「薄膜區」。在真空區中有一站稱為晶圓允收區，可接受晶片的測試，針對我們所製造的晶片，其過程是否有缺陷，電性的流 通上是否有問題，由工程師根據其經驗與電子學上知識做一全程的檢測，由某一電性量測值的變異判斷某一道相關製程是否發生任何異常。此 檢測不同於測試區（Wafer Probe）的檢測，前者是細部的電子特性測試 與物理特性測試，後者所做的測試是針對產品的電性功能作檢測。
《晶圓針測製程介紹》
晶圓針測（Chip Probing；CP）之目的在於針對晶片作電性功能上的 測試（Test），使 IC 在進入構裝前先行過濾出電性功能不良的晶片，以避免對不良品增加製造成本。
半導體製程中，針測製程只要換上不同的測試配件，便可與測試製程共用相同的測試機台（Tester）。所以一般測試廠為提高測試機台的使用率，除了 提供最終測試的服務亦接受晶片測試的訂單。以下將此針測製程作一描述。（1）晶圓針測並作產品分類（Sorting）
晶圓針測的主要目的是測試晶圓中每一顆晶粒的電氣特性，線路的 連接，檢查其是否為不良品，若為不良品，則點上一點紅墨水，作為識別之用。除此之外，另一個目的是測試產品的良率，依良率的高低來判斷晶圓製造的過程是否有誤。良品率高時表示晶圓製造過程一切正常， 若良品率過低，表示在晶圓製造的過程中，有某些步驟出現問題，必須儘快通知工程師檢查。
（2）雷射修補（Laser Repairing）
雷射修補的目的是修補那些尚可被修復的不良品（有設計備份電路 在其中者），提高產品的良品率。當晶圓針測完成後，擁有備份電路的產品會與其在晶圓針測時所產生的測試結果資料一同送往雷射修補機中 ，這些資料包括不良品的位置，線路的配置等。雷射修補機的控制電腦可依這些資料，嘗試將晶圓中的不良品修復。
（3）加溫烘烤（Baking）
加溫烘烤是針測流程中的最後一項作業，加溫烘烤的目的有二：
（一）將點在晶粒上的紅墨水烤乾。
（二）清理晶圓表面。經過加溫烘烤的產品，只要有需求便可以出貨。
【半導體構裝製程】
隨著IC產品需求量的日益提昇，推動了電子構裝產業的蓬勃發展。而電子製造技術的不斷發展演進，在IC晶片「輕、薄、短、小、高功能」的要求下 ，亦使得構裝技術不斷推陳出新，以符合電子產品之需要並進而充分發揮其功能。構裝之目的主要有下列四種：
（1）電力傳送 （2）訊號輸送 （3）熱的去除 （4）電路保護
所有電子產品皆以「電」為能源，然而電力之傳送必須經過線路之連接方可達成，IC構裝即可達到此一功能。而線路連接之後，各電子元件間的訊號傳遞自然可經由這些電路加以輸送。電子構裝的另一功能則是藉由構裝材料之導熱功能將電子於線路間傳遞產生之熱量去除，以避免IC晶片因過熱而毀損。最 後，IC構裝除對易碎的晶片提供了足夠的機械強度及適當的保護，亦避免了精細的積體電路受到污染的可能性。IC構裝除能提供上述之主要功能之外，額外 亦使IC產品具有優雅美觀的外表並為使用者提供了安全的使用及簡便的操作環境。
IC構裝依使用材料可分為陶瓷（ceramic）及塑膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例，其步驟依序為晶片切割（die saw）、黏晶（die mount / die bond）、銲線（wire bond）、封膠（mold）、剪切/成形（trim / form）、印字（mark）、電鍍（plating）及檢驗（inspection）等。以下依序對構裝製程之各個步驟做一說明：
晶片切割（Die Saw）
晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（die）切割分離。欲進行晶片切割，首先必須進行 晶圓黏片，而後再送至晶片切割機上進行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。
黏晶（Die Dond）
黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設 備送至彈匣（magazine）內，以送至下一製程進行銲線。
銲線（Wire Bond）
銲線乃是將晶粒上的接點以極細的金線（18～50μm） 連接到導線架之內引腳，進而藉此將IC晶粒之電路訊號傳輸至外界。
封膠（Mold）
封膠之主要目的為防止濕氣由外部侵入、以機械方式支 持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。
剪切/成形（Trim /Form）
剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構 所組成。
印字（Mark）
印字乃將字體印於構裝完的膠體之上，其目的在於註明商品之規格及製造者等資訊。
檢驗（Inspection）
晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 檢驗之目的為確定構裝完成之產品是否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗。
《電子構裝製造技術》
IC晶片必須依照設計與外界之電路連接，才可正常發揮應有之功能。用於封裝之材料主要可分為塑膠（plastic）及陶瓷（ceramic）兩種。其中塑膠構裝因成本低廉，適合大量生產且能夠滿足表面黏著技術之需求，目前以成為最主要的IC封裝方式。而陶瓷構裝之發展已有三十多年歷史，亦為早期主要之構裝方式。由於陶瓷構裝成本高，組裝不易自動化，且在塑膠構裝品質及技術不斷提昇之情形下，大部份業者皆已盡量避免使用陶瓷構裝。然而，陶瓷構裝具有塑膠構裝無法比擬之極佳散熱能力、可靠度及氣密性，並可提供高輸出/入接腳數，因此要求高功率及高可靠度之產品，如CPU、航太、軍事等產品仍有使用陶瓷構裝之必要性。目前用於構裝之技術，大概有以下數種。分別為「打線接合」、「捲帶式自動接合」、「覆晶接合」等技術，分述如下：
打線接合（Wire Bonding）
打線接合是最早亦為目前應用最廣的技術，此技術首 先將晶片固定於導線架上，再以細金屬線將晶片上的電路和導線架上的引腳相連接。而隨著近年來其他技術的興起，打線接合技術正受到挑戰，其市場佔有比 例亦正逐漸減少當中。但由於打線接合技術之簡易性及便捷性，加上長久以來與之相配合之機具、設備及 相關技術皆以十分成熟，因此短期內打線接合技術似乎仍不大容易為其他技術所淘汰。
捲帶式自動接合（Tape Automated Bonding, TAB）
捲帶式自動接合技術首先於1960年代由 通用電子（GE）提出。捲帶式自動接合製程，即是將晶片與在高分子捲帶上的 金屬電路相連接。而高分子捲帶之材料 則以polyimide為主，捲帶上之金屬層則以銅箔使用最多。捲帶式自動接合具有 厚度薄、接腳間距小且能提供高輸出/入接腳數等優點，十分適用於需要重量輕 、體積小之IC產品上。
覆晶接合（Flip Chip）
覆晶式接合為IBM於1960年代中首 先開發而成。其技術乃於晶粒之金 屬墊上生成銲料凸塊，而於基版上生成與晶粒銲料凸塊相對應之接點 ，接著將翻轉之晶粒對準基版上之 接點將所有點接合。覆晶接合具有最短連接長度、最佳電器特性、最高輸出/入接點密度，且能縮小IC尺寸，增加單位晶圓產能，已被看好為未來極 具潛力之構裝方式。
【半導體測試製程】
半導體產品的附加價值高、製造成本高，且產品的性能對於日後其用於最終電子商品的功能有關鍵性的影響。因此，在半導體的生產過程中的每 個階段，對於所生產的半導體IC產品，都有著層層的測試及檢驗來為產品的品質作把關。然而一般所指的半導體測試則是指晶圓製造與IC封裝之後，以檢測晶圓及封裝後IC的電信功能與外觀而存在的測試製程。
以下即針對「半導體測試製程」中之各項製程技術進行介紹。
《半導體測試製程介紹》
測試製程乃是於IC構裝後測試構裝完成的產品之電性功能以保証出廠IC 功能上的完整性，並對已測試的產品依其電性功能作分類（即分Bin），作為 IC不同等級產品的評價依據；最後並對產品作外觀檢驗（Inspect）作業。
3）測試機台介面
這是一個要將待測品 接腳上的訊號連接上測試 機台的測試頭上的訊號傳送接點的一個轉換介面， 此轉換介面，依待測品的 電性特性及外形接腳數的不同而有很多種類，如：Hi-Fix（記憶體類產品）、Fixture Board（邏輯類產品）、Load Board（邏輯類產 品）、Adopt Board + DUT Board（邏輯類產品）、Socket（接腳器 ，依待測品其接腳的分佈位置及腳數而有所不同）。
每批待測品在測試機台的測試次數並不相同，這完全要看客戶的要求，一般而言邏輯性的產品，只需上測試機台一次（即FT2）而不用FT1 、FT3，如果為記憶體IC則會經過二至三次的測試，而每次的測試環境溫度要求會有些不同，測試環境的溫度選擇，有三種選擇，即高溫、常溫 及低溫，溫度的度數有時客戶也會要求，升溫比降溫耗時許多，而即於那一道要用什麼溫度，這也視不同客戶的不同待測品而有所不同。
每次測試完，都會有測試結果報告，若測試結果不佳，則可能會產生Hold住本批待測品的現象產生。
3.預燒爐（Burn-In Oven）（測試記憶體IC才有此程序）
在測試記憶體性產品時，在FT1之後，待測品都會上預燒爐裡去 Burn In，其目的在於提供待測品一個高溫、高電壓、高電流的環境，使生命週期較短的待測品在Burn In的過程中提早的顯現出來，在Burn In後 必需在96個小時內待測品Burn In物理特性未消退之前完成後續測試機台 測試的流程，否則就要將待測品種回預燒爐去重新Burn In。在此會用到 的配件包括Burn-In Board及Burn In Socket..等。
4.電性抽測
在每一道機台測試後，都會有一個電性抽測的動作（俗稱QC或Q貨） ，此作業的目的在將此完成測試機台測試的待測品抽出一定數量，重回測試機台在測試程式、測試機台、測試溫度都不變下，看其測試結果是 否與之前上測試機台的測試結果相一致，若不一致，則有可能是測試機台故障、測試程式有問題、測試配件損壞、測試過程有瑕疵..等原因， 原因小者，則需回測試機台重測，原因大者，將能將此批待測品Hold住，等待工程師、生管人員與客戶協調後再作決策。
5.標籤掃描（Mark Scan）
利用機械視覺設備對待測品的產品上的產品Mark作檢測，內容包括 Mark的位置歪斜度及內容的清晰度..等。
6.人工檢腳或機器檢腳
檢驗待測品IC的接腳的對稱性、平整性及共面度等，這部份作業有 時會利用雷射掃描的方式來進行，也會有些利用人力來作檢驗。
7.檢腳抽檢與彎腳修整
對於彎腳品，會進行彎腳品的修復作業，然後再利用人工進行檢腳 的抽驗。
8.加溫烘烤（Baking）
在所有測試及檢驗流程之後，產品必需進烘烤爐中進行烘烤，將待測品上水氣烘乾，使產品在送至客戶手中之前不會因水氣的腐蝕而影響待測品的品質。
9.包裝（Packing）
將待測品依其客戶的指示，將原來在標準容器內的待測品的分類包 裝成客戶所指定的包裝容器內，並作必要的包裝容器上之商標粘貼等。
10.出貨的運送作業
由於最終測試是半導體IC製程的最後一站，所以許多客戶就把測試 廠當作他們的成品倉庫，以避免自身工廠的成品存放的管理，另一方面也減少不必要的成品搬運成本，因此針對客戶的要求，測試廠也提供所 謂的「Door to Door」的服務，即幫助客戶將測試完成品送至客戶指定的地方（包括客戶的產品買家），有些客戶指的地點在海外者，便需要考慮船期的安排，如果在國內者，則要考慮貨運的安排事宜。
文章定位：
人氣(9,686) | 回應(4)| 推薦 (
0)| 收藏 (
0)|
轉寄
全站分類:
不分類 | 個人分類:
|
