24h購物| | PChome| 登入
我的異想堂 文章數:1
你在寫Verilog的時候,有的時候程式寫大了..區塊連結變多了..是不是常常發生時脈算不對或是時脈亂掉的問題?? 明明你拉... (詳全文)
發表時間:2009-09-09 01:10:48 | 回應:1
 1 .
第 1 / 1 頁 , 共 1 筆           
TOP